

算法设计与分析

希君生羽翼
一化北溟鱼
向更远的远方
加油
我的朋友

目录

第 1 章　2023 计算机组成原理 B **2**

1.1　问答题（20 分） 2

1.2　简答题（15 分） 2

1.3　计算题 2

第 1 章 2023 计算机组成原理 B

1.1 问答题（20 分）


1. CPU 根据什么区分指令和数据?
2. 采用总线结构的优点是什么?
3. 移码包括符号位共 8 位，则其表示的范围是?
4. Cache 的主要目的是?
5. 采用集中式总线控制方法，五个主模块，独立请求总线，仲裁模块内部有多少根控制线?
6. 总线链式查询方式的特点?
7. 计算带宽
8. 数据串行并行之间的转换，通过什么寄存器?

1.2 简答题（15 分）

1. 直接、间接、变址、相对、基址、立即寻址这六种寻址方式，哪种执行时间最短，哪种最长，为什么？写出每种寻址其有效地址表达式。
2. DRAM 刷新是什么？为什么需要刷新？有几种方式？他们的特点是什么？
3. IO 编址有哪两种方式？特点分别是什么？

1.3 计算题

1. 设某指令系统基本指令格式如下图示。图中，指令总字长 12 位，其中 OP 表示操作码字段，占 3 位；Di(i=1、2、3) 表示地址码字段，每个分别占三位。请利用扩展操作码法，试提出一种编码方案使该指令系统有 5 条三地址指令，8 条二地址指令，120 条单地址指令，60 条零地址指令。要求具体分配每条指令的操作码编码。



2. 设 CPU 有 20 根地址线，16 根数据线，并用/MREQ 作访存控制信号（低电平有效），用-WR 作读/写控制信号（高电平为读，低电评为写)。现有下列存储芯片：2 片 128K×16 位 SRAM；128K×8 位 SRAM；128K×8 位 EPROM 及 74LS138 移码器和各种门电路，请画出 CPU 与存储器的连接图。要求：主存地址空间分配如下： 从 00000H 开始，200K 为系统程序区；60000H ~ BFFFFH 为用户程序区； 最后 128K 为系统程序工作区。

   (a). 除了 2 片 128Kx16 位 SRAM 之外还需要多少片 RAM 和 ROM

   (b). 详细画出存储芯片的片选逻辑图，详细画出各芯片的片选信号。

3. A、B、C 的波特率分别为 400k，200k，100k。中断响应优先级 ABC，但是按照 CBA 优先级处理。时钟周期频率 5MHZ，中断响应和结束都分别需要 6 个时钟周期。CPI=2，中断处理需要 20 个指令。

   (a). ABC 能否同步处理？为什么？

   (b). 中断过程分为哪几步？分别解释其含义。为了按照指定优先级处理，屏蔽字怎么设置?

   (c). A 发送 1 次，BC 连续发送，某时刻他们同时开始，画出开始后 150us 内 CPU 的中断处理图。

4. 机器字长 12 位，定点整数使用单字长双符号补码，浮点数使用阶补尾补，阶符 2 位，阶码 4 位，数符 2 位，数码 4 位。

```
int  a = 700, b = 325
int  c = a + b
int  d = a- b
int  t = -12 << 5
```

```
float  x = t / 16.0
float  y = -3.0 / 16.0 * pow(2,5)
float  z = x + y
```

(a). 写出定点整数表示范围

(b). 写出格式化浮点数的表示范围

(c). x y z 的结果规范化表示

(d). 哪段命令有溢出？为什么？

5. 设某计算机 CPU 的微指令格式如下：

操作控制	转移条件	下地址
操作控制字段	**顺序控制字段**	

若采用水平型微指令格式，转移条件字段使用直接控制方式，控制微程序转移的条件共有 4 个，微程序可在整个控存空间实现转移。试回答：

(a). 假设该机指令系统有 100 条指令，平均每条指令的执行阶段由 6 条微指令编制的微程序实现。另有 2 段微程序是所有指令公用的，其中取指令微程序段由 5 条微指令组成，中断隐指令微程序段由 8 条微指令组成。则控制存储器至少需要多少个存储单元？

(b). 假设该机的微命令中分别有 1 个 16 互斥组、1 个 8 互斥组、1 个 7 互斥组、2 个 3 互斥组和 2 个 2 互斥组，还有 4 个微命令与其它微命令是相容的。当采用字段直接编码法设计时，操作控制字段中每个小字段各需多少位？操作控制字段共需要多少位？

(c). 请进一步设计上述微指令格式中的顺序控制字段，其转移条件字段和下地址字段分别需要多少位？一个完整的微指令格式总共需要多少位？